IPC-J-STD-003C-WAM1&2-JP

Current Consolidated
Solderability Tests for Printed Boards

Best Price Guarantee 1 Pages

Sub Total (1 Item(s)) $ 0.00
Estimated Shipping $ 0.00
Total (Pre-Tax) $ 0.00

You own the digital copy of this edition

View in Library
or
IPC by Global Electronics Association Logo

IPC-J-STD-003C-WAM1&2-JP

Solderability Tests for Printed Boards

IPC-J-STD-003C-WAM1&2-JP
プリント基板のはんだ付性試験
J-STD-003Cは、すず鉛または鉛フリーのはんだを使用しながら、プリント基板の表面導体、取付けランドおよびめっきスルーホールのはんだ付性を評価するための試験方法や欠陥の定義について規定し、また図を示すものである。本規格はベンダーおよびユーザーの両者による使用を目的としている。本規格はプリント基板の表面導体、取付けランドおよびめっきスルーホールがはんだと容易にぬれること、および過酷なプリント基板組立工程に耐えることに合格であると判定するためのはんだ付性試験方法を提供することを目的としている。本規格は表面導体(および取付けランド)とめっきスルーホールの両方のはんだ付性を評価するための試験方法について説明している。リビジョン「C」には、はんだ付性試験のGR&R (ゲージ繰返し性&再現性)に関する最新情報、およびアップデートされた図が掲載されている。 改訂版1は編集上の誤記を修正するとともに、ドキュメントの多くの領域に明確な記述を加えるものである。2014年発行、27ページ。
Loading...

Failed to load document history.

Publish Date Document Id Type View